半導體集成電路課后答案
《現代半導體集成電路》全面介紹了現代半導體集成電路的基礎知識、分析與設計方法。以下是由陽光網小編整理關于半導體集成電路的課后答案，希望大家喜歡!
導體集成電路目錄章節
一，集成電路的基本制造工藝
二，集成電路中的晶體管及其寄生效應
三，集成電路中的無源元件
四，晶體管-晶體管邏輯電路
五，發射極耦合邏輯電路
六，集成注入邏輯電路
七，MOS反相器
八，MOS基本邏輯單元
九，MOS邏輯功能部件
十，存儲器
十一，接口電路
十二，模擬集成電路中的基本單元電路
十三，集成運算放大器
十四，MOS開關電容電路
十五，集成穩壓器
十六，D/A，A/D變換器
十七，集成電路設計概述
十八，集成電路的正向設計
十九，集成電路的芯片解剖
二十，集成電路設計方法
二十一，集成電路的可靠性和可測性設計簡介
二十二，集成電路的計算機輔助設計簡介
半導體集成電路的基本概念
1 電路的關態-指電路的輸出管處于截止工作狀態時的電路狀態，此時在輸出端可得到 VO=VOH，電路輸出高電平。
2 電路的開態-指電路的輸出管處于飽和工作狀態時的電路狀態，此時在輸出端可得到 VO=VOL，電路輸出低電平。
3 電路的電壓傳輸特性-指電路的`輸出電壓VO隨輸入電壓Vi變化而變化的性質或關系(可用曲線表示，與晶體管電壓傳輸特性相似)。
4 輸出高電平VOH-與非門電路輸入端中至少一個接低電平時的輸出電平。
5 輸出低電平VOL-與非門電路輸入端全部接高電平時的輸出電平。
6 開門電平VIHmin-為保證輸出為額定低電平時的最小輸入高電平(VON)。
7 關門電平VILmax-為保證輸出為額定高電平時的最大輸入低電平(VOFF)。
8 邏輯擺幅VL-輸出電平的最大變化區間，VL=VOH-VOL。
9 過渡區寬度VW-輸出不確定區域(非靜態區域)寬度，VW=VIHmin-VILmax。
10 低電平噪聲容限VNML-輸入低電平時，所容許的最大噪聲電壓。其表達式為 VNML=VILmax-VILmin=VILmax- VOL(實用電路)。
11高電平噪聲容限VNMH-輸入高電平時，所容許的最大噪聲電壓。其表達式為 VNMH=VIHmax-VIHmin=VOH- VIHmin(實用電路)。
12 電路的帶負載能力(電路的扇出系數)-指在保證電路的正常邏輯功能時，該電路最多可驅動的同類門個數。對門電路來講，輸出有兩種穩定狀態，即應同時考慮電路開態帶負載能力和電路關態帶負載能力。
13 輸入短路電流IIL-指電路被測輸入端接地，而其它輸入端開路時，流過接地輸入端的電流。
14 輸入漏電流(拉電流，高電平輸入電流，輸入交叉漏電流)IIH-指電路被測輸入端接高電平，而其它輸入端接地時，流過接高電平輸入端的電流。
15 靜態功耗-指某穩定狀態下消耗的功率，是電源電壓與電源電流之乘積。電路有兩個穩態，則有導通功耗和截止功耗，電路靜態功耗取兩者平均值，稱為平均靜態功耗。
16 瞬態延遲時間td-從輸入電壓Vi上跳到輸出電壓Vo開始下降的時間間隔。Delay-延遲。
17 瞬態下降時間tf-輸出電壓Vo從高電平VOH下降到低電平VOL的時間間隔。Fall-下降。
18 瞬態存儲時間ts-從輸入電壓Vi下跳到輸出電壓Vo開始上升的時間間隔。Storage-存儲。
19 瞬態上升時間tr-輸出電壓Vo從低電平VOL上升到高電平VOH的時間間隔。Rise-上升。
20 瞬態導通延遲時間tPHL-(實用電路)從輸入電壓上升沿中點到輸出電壓下降沿中點所需要的時間。
21 瞬態截止延遲時間tPLH-(實用電路)從輸入電壓下降沿中點到輸出電壓上升沿中點所需要的時間。
22 平均傳輸延遲時間tpd-為瞬態導通延遲時間tPHL和瞬態截止延遲時間tPLH的平均值，是討論電路瞬態的實用參數。
【半導體集成電路課后答案】相關文章：
5.《半導體物理與器件》第三版(Neamen著)課后答案下載
8.《社戲》課后答案