基于FPGA的機載視頻顯示系統的低功耗設計方案

　　為了使飛行員能夠更加準確全面地獲取飛行過程中所需的各種信息，機載顯示系統需要顯示的信息越來越多[1]。顯示系統作為飛機與飛行員之間交互的重要橋梁，將各種飛行參數以生動具體的視覺形式顯示在顯示器上，飛行員通過讀取這些信息，從而做出及時反應。這就要求系統具有非常高的處理速度，導致采用的視頻處理算法復雜，因此加重了系統的功耗負擔。國內外采用的主流方案功耗較大，無法保證系統長時間穩定工作。因此，研究低功耗的機載視頻顯示系統具有較好的實際意義。

　　1 顯示系統總體架構

　　本文提出的低功耗顯示系統是基于FPGA的硬件設計架構[2]。該系統通過PCI?e總線接收上層CPU發送的指令，主要完成外部視頻采集、視頻及字符圖形的處理、視頻發送等操作。視頻處理主要包括視頻縮放、旋轉及圖形疊加等處理。為了盡可能地降低整個系統的功耗，核心處理器FPGA及外圍視頻編解碼器均選擇帶有低功耗配置的芯片。采用Xilinx公司最新推出的Kintex 7系列FPGA作為核心處理器，該FPGA采用28 nm工藝制造，與相似密度40 nm器件相比，功耗降低一半，利用其豐富的邏輯資源和IP核資源[3]并配合以相應的外圍輔助電路模塊，構建出一個靈活、可重構的機載視頻顯示系統。硬件部分主要還包括視頻編/解碼模塊、DDR3視頻緩存模塊、FLASH存儲模塊。FPGA視頻接口主要有：DE（Data Enable，顯示數據有效信號）、HS（Horizontal Synchronization，行同步信號）、VS（Vertical Synchronization，場同步信號）、CLK（像素時鐘）和像素數據線。將視頻數據和控制信號連接到Kintex 7的管腳，通過FPGA處理后再通過編碼器輸出到顯示屏上，系統總體架構如圖1所示。

　　2 低功耗視頻采集與緩存模塊

　　2.1 視頻采集模塊

　　視頻采集電路是顯示系統的核心電路，通過航空插件接收上層CPU發送的視頻數據，將獲取的數據經解碼后傳送給FPGA，完成相應的處理。

　　系統采用ADV7180[4]作為PAL視頻解碼芯片。該芯片是ADI公司生產的一款通用性很強的視頻解碼芯片，能將兼容國際標準NTSC或PAL的模擬視頻信號轉換成符合ITU?RBT.656格式的16 b數字視頻數據。ADV7180芯片是一個功耗極低的視頻解碼器，供電電壓為1.8 V，典型功耗約為0.3 W，休眠狀態功耗僅為15 μW，因此是低功耗視頻采集電路的理想選擇。該芯片主要性能如下：

　　（2） 具有低功耗模式配置管腳，可以根據上層CPU控制指令將芯片置休眠狀態；

　　2.2 視頻緩存模塊

　　3 電源模塊設計

　　顯示系統硬件平臺中用到的芯片類型及種類較多，不同芯片所需的供電電壓、電流等電源特性各不相同。系統外部提供一個5 V/10 A的總電源輸入，根據所使用到的不同電源類型，在滿足供電能力和電源質量的前提下，盡可能地減少電壓轉換次數，降低系統功耗。

　　此外，為了保證FPGA在上電時的電流達到最小，必須確保FPGA滿足一定的上電順序。本設計選用的電源芯片均帶有軟啟動功能，能較好地滿足上電要求，且輸出電壓精度和輸出電流裕量均滿足系統需求。

　　4 實物圖與性能結果分析

　　系統測試階段，將顯示系統各種視頻輸入/輸出、通信接口、調試信號以及電源等，通過航空插件引至調試平臺的各類標準連接器上，這樣可以方便地完成對系統的各類指標測試以及功能測試。圖4為機載視頻顯示系統及調試平臺實物圖。

　　5 結 語

　　低功耗視頻顯示系統作為機載航電系統中的重要組成部分，以最新的低功耗Kintex 7 FPGA為核心，外圍搭載了低功耗DDR3及編解碼芯片，設計了一個轉換效率較高的電源網絡，嚴格控制了顯示系統的功耗。本文提出的一種基于FPGA的硬件架構，具有簡單靈活、可靠有效的優勢，解決了降低功耗和較大數據量的視頻數據緩存問題。系統工作穩定，顯示效果良好，具有較高的應用價值和實際意義。

【基于FPGA的機載視頻顯示系統的低功耗設計方案】相關文章：

高考沒有被錄取系統顯示04-02

BA系統設計方案04-23

舞臺幕布系統的設計方案04-05

停車場管理系統設計方案12-17

工作流的公路養護系統的設計方案05-11

基于ASP. NET 的畢業設計信息管理系統的研究論文05-12

配網工程系統設計方案分析論文03-28

電視臺供電系統設計方案論文03-28

高壓電力系統規劃設計方案論文05-12